60进制计数器multisim源文件

Name: 60进制计数器multisim源文件
Rating: 4.5 (39 reviews)
Author: hulirong21898

上传者：hulirong21898 2020-11-21 13:34:53上传 RAR文件 132.22KB 热度 39次

60进制计数器multisim源文件,采用74LS161方案,到60后自动清零,两个数码管显示,multisim10及以上版本的软件可以打开仿真

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

60进制计数器multisim源文件

60进制计数器multisim源文件,采用74LS161方案,到60后自动清零,两个数码管显示,mu...

大小：132KB | 2020-11-21 13:34:53
60进制计数器

大小：0B | 2019-03-07 18:52:42
1830加减计数器multisim源文件

18-30加减计数器multisim源文件,采用74LS192方案,有两个按键,一个加,一个减,能控...

大小：134KB | 2020-11-21 13:34:27
同步10进制减法计数器实验电路multisim源文件

同步10进制减法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真...

大小：81KB | 2020-11-28 07:02:11
同步10进制加法计数器实验电路multisim源文件

同步10进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真...

大小：103KB | 2020-11-28 07:02:12
60进制计数器的multisim14仿真

大小：0B | 2019-02-22 03:54:32
3位数十进制计数器multisim源文件

3位数十进制计数器,采用三个74LS161,有高中低三位,低位逢10向中位进1,中位逢10向高位进1...

大小：147KB | 2020-11-21 13:34:59
60进制计数器设计

60进制的数电制作方法，及一系列注意事项

大小：0B | 2019-07-11 13:39:17
60进制计数器.docx

含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描...

大小：43KB | 2020-08-15 13:13:38
60进制计数器 eda

大小：0B | 2018-12-08 23:31:02
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
60进制加法计数器.zip

2)实现该电路的一种设计使用了2片74HC192、1片74HC00、1片CD4050,用555芯片设...

大小：227KB | 2020-08-09 07:05:10
60进制计数器时钟电路

60进制计数器Proteus仿真7.4以上版本打开

大小：0B | 2019-06-05 02:49:09
verilog实现60进制计数器

verilog实现60进制计数器源代码及测试代码

大小：0B | 2019-05-17 06:16:59
verilog60进制计数器

verilog60进制计数器,使用VERILOG语言编写

大小：0B | 2019-05-06 06:19:58
同步13进制计数器实验电路multisim源文件74LS76

同步13进制计数器实验电路multisim源文件(74LS76),multisim10及以上版本可以...

大小：101KB | 2020-11-28 13:14:20