SRAM存储器主板的基本设计

1. 地址缓冲器 在提供给存储器的SA0~SA15地址中加人缓冲器。缓冲器利用74LS244也可以,但因为741LS245布线简单,所以通过74LS245可单向使用。 2. 数据缓冲器 因为数据需要双向进行,所以要利用74LS245进行接收。将栅极一直打开,通过对存储器的读信号来进行方向控制。本次我们采用将PLD上存储器的读信号设置为只在CS1有效时才输出的方法。 3. PLD(MEMDEC) LD应用于生成对存储器的片选、DE以及WE信号中。片选信号是在刷新周期以外、当地址高位(SA16~SA19)为Dh(将D0000h~DFFFFh设置在SRAM主板空间)