基础电子中的测频与测周期控制部件设计

如图1 所示,当D触发器的输入端START为高电平时,若FIN端来一个上升沿,则Q端变为高电平,导通FIN→CLK1和FSD→CLK2,同时EEND被置为高电平作为标志;当D触发器的输入端START为低电平时,若FIN端输入一个脉冲上沿,则FIN→CLK1与FSD→CLK2的信号通道被切断。 图1 测频与测HI期控制部分电路 欢迎转载,信息来自维库电子市场网(www.dzsc.com) 来源:ks99