EDA/PLD中的EDA典型单元电路的FIFO图 上传者：yanan65800yanan65800 2020-11-17 22:13:59上传 PDF文件 442.98KB 热度 31次 FIFO是先进先出堆栈,作为数据缓冲器,通常其数据存放结构完全与RAM一致,只是存取方式有所不同。 【例】 设计一个8×8先进先出堆栈FIFO的VHDL程序,并使用MAX+p1us II进行仿真。 仿真结果如图示。 如图 先进先出栈MYFIF0仿真图 来源:ks99 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 yanan65800yanan65800 资源：453 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
