EDA/PLD中的Spartan 3 系列FPGA成本最低的高性能DSP解决方案

Spartan-3 FPGA有助于高效构建DSP解决方案,可以实现如下目标。 (1) 每秒可以完成18亿乘和累加操作(MAC)。 (2) 高达104个18×18嵌入式乘法器,用于实现紧密的DSP结构,如MAC引擎及自适应及全并行FIR滤波器。 (3) SRL16移位寄存器逻辑和分布式存储器,可用于构建高密度DSP结构,如滤波器等。 (4) Block RAM可用于存储部分积和系数。 (5) 复杂的DSP算法如前向纠错(FEC编解码器及滤波器等),用于数字通信与成像应用。 (6) 普通功能,如运行速率为8.1MS/s的单通道及64抽头FIR滤波器等,能够以经济