EDA/PLD中的PAL的输出和反馈结构

1.专用输出的基本门阵列结构 专用输出结构如图1所示,组合逻辑宜采用这种结构。图中的输出部分采用或非门,因而也称这种结构为 输出低电平有效。若输出采用或门,则称为高电平有效器件;若将输出部分的或非门改为互补输出的或门 ,则称为互补输出器件。 图1 专用输出结构 2.可编程I/O结构 可编程I/O结构如图2所示。其中最上面一个与门所对应的乘积项用于选通三态缓冲器。如果编程时使此 乘积项为“0”,即将该与门的所有输人项全部接通,则三态缓冲器保持高阻状态,这时对应的I/O引脚就 可作为输人脚用,右边的互补输出反馈缓冲器作为输入缓冲器。相反,若编程时使该乘积项为“1”,则 三态缓冲