基础电子中的数字频率系统总体设计方案

等精度数字频率计涉及到的汁算包括加、减、乘、除,耗用的资源比较大,用一般中小规模CPLD/FPGA芯片难以实现。困此,我们选择单片机和CPLD/FPGA的结合来实现。电路系统原理框图如图1 所示,其中单片机完成整个测量电路的测试控制、数据处理和显示输出;CPLD/FPGA完成各种测试功能;键盘信号由AT89C51单片机进行处理,它从CPLD/FPGA读回计数数据并进行运算,向显示电路输出测量结果:显示器电路采用七段LED动态显示,由8个芯片74LS164分别驱动数码管。 图1 等精度数字频率计电路系统原理框图 系统的基本工作方式如下: (1)PO口是单片机与FPGA的数据