一款雷达芯片的基于扫描路径法可测性设计
本文采用基于扫描路径法的可测性设计技术,对一款约750万门级雷达芯片的实际电路进行可测性设计。在设计中通过使用时钟复用技术、时钟电路处理技术以及IP隔离技术等几种有效的设计策略,大大提高了芯片的故障覆盖率,最终达到可测性设计的目的。
下载地址
用户评论
