EDA/PLD中的基于FPGA的高精度PWM发生器设计与实现

摘要:本文介绍了基于 FPGA的高精度 PWM发生器的设计方法和流程。本课题采用了自行设计的高速时序比较器,并对 RTL级电路进行逻辑层优化和布局指导优化,最终实现了 200MHz的时序收敛。整体设计通过了布局布线后仿真验证。本设计成功的应用到了一个电机控制器内部,实践表明本课题所提出的高精度 PWM发生器设计方案是合理、有效的。 1.引言 脉宽调制技术( Pulse Width Modulation, PWM)起源很早,随着科学技术的发展,广泛应用在电力、电子、微型计算机、自动控制等多个学科领域。自 80年代初以来,出现了多种 PWM实现方法,归纳起来有自然采样法、规则采样法或谐