通信与网络中的基于SoPC的神经网络速度控制器的实现

摘 要: 一种基于SoPC的神经网络速度控制器的设计方案。速度控制器采用神经网络参数辨识自适应控制,以现场可编程门阵列(FPGA)为硬件平台,用Nios II软核处理器作为上位机,实现一个完整的速度控制器的片上可编程系统(SoPC)。实验结果表明,该控制系统能够满足现代速度控制系统高速度、高精度的要求。 由于时变非线性和强耦合的控制系统还没有精确的数学模型,因而传统的依赖被控对象数学模型的控制策略及其控制系统的封闭式结构很难对其实施有效控制。神经网络控制能够很好地克服系统中模型参数的变化和非线性等不确定因素影响[1],并且随着可编程片上系统SoPC和大规模现场可编程门阵列FPGA的出现,