1. 首页
  2. 跨平台
  3. PhoneGap
  4. EDA/PLD中的H.264/AVC中量化的Verilog实现

EDA/PLD中的H.264/AVC中量化的Verilog实现

上传者: 2020-11-10 16:27:44上传 PDF文件 188KB 热度 9次
0 引 言 H.264作为新一代的视频压缩标准,是由ITU-T的视频编码专家组和ISO/IEC的MPEG(运动图像编码专家组)成立的联合视频小组共同开发的。它优异的压缩性能也将在数字电视广播、视频实时通信、网络视频流媒体传递以及多媒体通信等各个方面发挥重要的作用。 在核心技术上,H.264/AVC采用各种有效的技术,如统一的VLC符号编码、1/4像素精度的运动估计、多模式运动估计、基于4×4块的整数变换、分层编码语法等。由于采用了整数变换,计算不会出现浮点数,而且精度高等。这些措施使得H.264算法具有很高的编码效率。在量化方面,量化步长采用52个,下面将主要分析量化。在此,提
下载地址
用户评论