EDA/PLD中的用FPGA实现高清视频去隔行功能

开发去隔行算法是为了解决一个老问题:模拟电视的隔行视频必须进行转换才能在当今数字电视上显示。隔行视频是每秒50/60 连续场,每一场只传送一半的扫描行,这些行显示在视频的每一帧中。对于以前采用阴极射线管(CRT)的显示技术,隔行视频是一种基本压缩方法。 今天,去隔行是重要的视频处理功能,很多系统都需要它。大部分视频内容采用了隔行格式,而LCD或者等离子体等所有新出现的显示器几乎都需要逐行视频输入。但是,去隔行功能本质上非常复杂,没有一种算法能够产生完美的逐行图像。 背景 在隔行视频中,一帧视频被分成两场,一场含有偶数行扫描线,一场含有奇数行扫描线。然而,为了能够在LCD 或者