硬件描述语言VHDL的DPLL 上传者:pig38245 2020-11-08 21:23:08上传 PDF文件 183.21KB 热度 42次 :叙述了全数字锁相环的工作原理,提出了应 用VHDL 技术设计全数字锁相环的方法,并用复杂 可编程逻辑器件CPLD 予以实现,给出了系统主要 模块的设计过程和仿真结果。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论