多项式拟合在log add算法单元中的应用及其FPGA实现 上传者：猫小暗！ 2020-11-08 12:35:13上传 PDF文件 305.35KB 热度 26次 综合考虑面积和速度等因素,采用一次多项式拟合实现了简单快速的log-add算法单元。实验结果表明,在相同的精度要求下,其FPGA实现资源占用合理,硬件开销好于其他次数的多项式拟合实现方案。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
