EDA/PLD中的用FPGA解决65nm芯片设计难题

随着工艺技术向65nm以及更小尺寸的迈进,出现了两类关键的开发问题:待机功耗和开发成本。这两个问题在每一新的工艺节点上都非常突出,现在已经成为设计团队面临的主要问题。在设计方法上从专用集成电路(ASIC)和专用标准产品(ASSP)转向可编程逻辑器件(PLD)将有助于解决这些问题。 过去,半导体行业一直关注的两个目标是缩小体积和提高速率。近40年来,对这些目标的追求促使行业发展符合摩尔定律,性能和电路密度每18个月翻倍。导致技术高速发展,蕴育了计算机革命、互联网革命以及现在的无线通信革命。 但同时也为此付出了代价。一种代价是物理上的。工艺技术上的每一次进步都使得芯片晶体管的“关断”电