EDA/PLD中的反熔丝FPGA在密码芯片设计中的运用

【摘 要】详细介绍了反熔丝FPGA在提高密码芯片速度和对密码算法进行保护方面的应用,并给出了密码算法芯片中部分模块的实现方法。 1 引言 随着计算机和通信的发展,信息传输过程中信息安全的重要性越来越受到人们的重视。在信息传输过程中,人们普遍采用将待传输的信息加密进行传输,然后在收端进行解密还原信息。对信息的加解密通常采用两种方法:软件加解密和硬件加解密。软件加解密实现简单,但须对密码算法进行多重保护存放且加解密速度较慢,而硬件加解密可加快加解密运行速度。在当今信息网络化的环境下,对加密的速度要求将越来越高,如:在ATM、帧中继、ISDN PRI等领域的加密, 将会有数兆或数十兆以上