EDA/PLD中的基于FPGA的语音存储与回放系统设计

1 设计要求 设计并制作一个数字化语音存储与回放系统,其示意图如图1所示。 图1 数字化语音存储与回放系统示意图 (1)放大器1的增益为46dB,放大器2的增益为40dB,增益均可调; (2)带通滤波器:通带为300Hz~3.4kHz; (3)ADC:采样频率fs=8kHz,字长=8位; (4)语音存储时间≥10s; (5)DAC:变换频率fc=8kHz,字长=8位; (6)回放语音质量良好。 不能使用单片语音专用芯片实现本系统。 2 数字化语音存储与回放系统硬件电路 2.1 放大器1即音频信号放大电路 音频信号放大电路如