单片机与DSP中的一种低功耗64 倍降采样多级数字抽取滤波器设计

摘 要:经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源,文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR 滤波器和半带滤波器组成,在保持∑- Δ ADC 转换精度的约束下,实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状(CIC)滤波器的设计中,充分运用置换原则以优化各级级数并采用非递归结构实现方式,同时将多相结构运用到补偿滤波器与半带滤波器中,获得电路功耗与面积的明显降低。将∑- Δ调制器输出信号作为测试激励,通过Matlab 系统仿真、FPGA 验证与FFT 信号分析,得到的输出数据信噪比达到15bit 有效位数精度,且系统速度满足要求