基于fpga的vhdl语法的倒计时计数器(包含两个分频器一个数码管驱动电路一个计数器)
用ise实现的,语法vhdl,从16到0的减法计数并显示,同时有仿真,可以下载到黑金ax309
下载地址
用户评论
