DSP和FPGA的电视观瞄系统设计

FPGA的基准时钟为来自DSP输出的32MHz时钟,经过片内数字时钟网络(PLL),可以得到系统所需要的多种时钟。图文混合主要是控制观瞄系统显示屏的显示内容与相应的位置。利用EP2S30F484的内部RAM配置了许多独立的小RAM块,DSP根据不同的控制命令向这些RAM块写入不同的显示内容。FPGA再根据显示位置的分布,以记数的方式在屏幕上控制显示内容输出,达到图文混合。