EDA/PLD中的基于FPGA的视频采集与显示模块设计

本文给出的视频采集和显示模块在设计时,选取分辨率为768×494像素的NTSC制式, 并选用输出像素为640×480的CCD摄像头; FPGA选取Altera CycloneII系列Ep2c35F672c36 (内含35000个逻辑单元); 主动串行配置器件为Epcs16; 可配置VGA DAC ADV7123 ( 内含3 个10 位高速DAC)及VGA输出口, 同时支持NTSC和PAL制式的视频解码器ADV7181及RCA视频输入接口。 1 ADV7181的特性及其寄存器配置 ADV7181是一款集成的视频解码器, 可支持多种格式的模拟视频信号输入, 包括CVBS,S_VIDEO