EDA/PLD中的基于FPGA的部分响应CPM信号解调器的设计

在现有的民用、军用通信系统的众多应用领域中,为了实现高速率数据传输,提高频谱利用率,必须采用带宽效率更高的编码、调制技术。在众多的调制方式中,连续相位调制信号(CPM 信号)具有恒包络特性,它用于承载信息的相位轨迹连续变化,因此该类信号拥有较高的带宽效率。基于CPM信号的恒包络、带宽紧凑和能量利用率高等优点,近几年来,它受到广泛的研究与应用。 文中分析了二进制,部分响应L=2 的连续相位调制方式,提出了一种该调制方式下解调器的FPGA 设计方法,并运用VHDL 硬件描述语言实现。 1 CPM 的基本原理 连续相位调制信号可以用式(1)表示: 式(1)中, b E 表