VHDL设计表示和综合part1

VHDL语言是一种主流的硬件描述语言。本书既不同于一般的VHDL语言教材,也区别于传统的关于逻辑设计的书籍,它把VHDL语言的介绍融合到了不同抽象层次的设 计中,全面深入地讲述了从原始的高层模型到门级实现的各层次的设计技术,并辅以典型实例,既能使读者对有关数字系统设计的知识有一个全面了解,同时又能较好地掌握 VHDL语言及其在不同设计层次中的应用方法,掌握基于VHDL的设计技术。 本书比较注重设计方法和基本概念的介绍,深入浅出,每章还配备了大量针对性很强的习题,非常适合作为电子工程、计算机等专业VLSI设计相关课程的本科生和研究生 教材,也可供相关的工程技术人员参考。对于打算自学这方面内容的人