适用于嵌入式系统的AES加密IP核设计

介绍了AES加密标准的Rijndael实现方法,设计了一种适合应用于嵌入式系统32位数据界面时序紧凑的AES加密IP核。该IP核能以较低的资源消耗实现在低端FPGA上速度为256 Mb/s的AES加密,且可将数据位宽扩展为64位或128位等,满足多种数据位宽应用的要求。该设计是一种低成本高性能的AES加密实现方法。