基于Verilog的RISC MCU中断系统的设计与验证 上传者：z44198 2020-10-28 07:56:19上传 PDF文件 238.87KB 热度 27次 详细论述了4位RISC MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构,含4个中断源,2级优先级。最后通过整体的RISC MCU IP核对其中断系统进行完整的程序测试,完成功能与时序的仿真与验证。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
