模拟技术中的怎样为定时应用选择合适的采用PLL的振荡器

导读:对于性能密集型应用(例如FPGA和以太网PHY时钟)来说,评估和选择合适的基于PLL的振荡器以最小化相位噪声和抖动峰值是必要的。 十几年前,频率控制行业推出了基于锁相环(PLL)的振荡器,这是一项开拓性创新技术,采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时钟合成器IC技术,基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了为在特定频率实现共振而切割和加工石英所需的材料加工工艺步骤。这一创新也使得对基于PLL的XO进行频率编程成为可能并且实现极短交货周期。 鉴于传统振荡器交货周期可能接近14周或更长,许多硬件设计人员渴望利用可编程