基站射频卡时钟树设计问题 上传者：小张张张张 2020-10-28 06:42:20上传 PDF文件 129.1KB 热度 32次 射频卡需要利用一个往往有噪声的输入时钟生成各种时钟。这些输出时钟当中很少与输入时钟是整数关系。所有时钟必须注意其总噪声数量,以防止噪声耦合到关键电路。专门针对混频功能的时钟包括ADC和DAC,对RMS抖动以及噪声边缘都有严格的规范,以避免射频信号路径中产生阻断信号。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
