PoE接口如何抵御差分模式瞬态电压

以太网PHY大多使用90nm技术制造,但芯片制造商即将推出采用65nm工艺技术制造的尺寸更小的产品。事实表明,采用这些先进的制造工艺时,在CMOS上实现有效的芯片级ESD保护是不切实际的,因为芯片面积太小无法提供系统级鲁棒性,另外要实现有效的芯片级保护成本也过高。为满足全球标准的要求、并保证系统的可靠性,时下基于以太网的系统设计越来越强烈地要求使用更好的片外电路保护。