基于FPGA的8PSK软解调的研究与实现

由于LLR 算法具有较高的运算复杂度,不易于硬件实现,而经过简化的MAX 算法由于避免了指数和对数运算,大大降低运算复杂度,只需进行加减法和少数乘法运算,适合于硬件实现。该设计通过MATLAB 与VHDL 仿真对照,验证了MAX 软解调算法硬件设计的准确性,同时将该模块与LDPC 译码模块级联,在具体的FPGA 芯片上运行,利用片上分析仪Chipscope 进一步验证设计的可行性。