基于FPGA的高速卷积的硬件设计实现

在数字信号处理领域,离散时间系统的输出响应,可以直接由输入信号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛,是工程应用的基础。如果直接在时域进行卷积,卷积过程中所必须的大量乘法和加法运算,一定程度地限制了数据处理的实时性,不能满足时效性强的工程应用。本文从实际工程应用出发,使用快速傅里叶变换(FFT)技术,探讨卷积的高速硬件实现方法。1卷积算法的原理设线性时不变系统的冲激响应为h(n),则冲激响应和输入δ(n)之间有关系假设该系统的输入为x(n),输出为y(n),则根据线性时不变系统的定义,有根据式(3),线性时不变系统的输出信号可以由输入信号与单位冲激响应的卷积求得。实际