利用FPGA实现的任意波形发生器的研究设计

本文详细阐述了产生任意波形数据和基于FPGA的硬件设计部分,以QuartusII8.O软件平台作为开发工具,选用CycloneII系列的EP2C5-F256C6 FPGA芯片实现DDS结构中的数字部分,其中相位累加器是DDS的核心部件,重点阐述了相位累加器部分的设计,采用8级流水线结构借助前5级的超前进位模块,编译的最高工作频率,由317.97 MHz提高到336.7 MHz,采用此种设计方法,节约了成本,缩短了开发周期,具有可行性。