一种高能效的Keccak算法ASIC设计与实现

设计并实现了能同时支持SHA3四种模式的Keccak算法完整硬件电路。在对海绵结构和Keccak算法详细分析的基础上,将电路结构划分为并行执行的填充模块和置换模块,减少了算法执行的时钟周期。在所设计的Keccak算法硬件电路基础上,从能效角度对三种现有置换函数实现结构进行了比较分析。在65 nm工艺库下进行综合, SHA3-256标准下单位面积性能达到0.55 Mbps/gate,相较现有结构能效提高了约52%。