基于FPGA的实时视频缩放算法设计实现

摘 要: 通过权衡几种线性插值算法的显示效果和硬件可实现性,选择用双线性插值算法实现视频缩放,并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想,设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明,该设计能够实现任意比例缩放,系统频率高,实时性好,缩放后显示清晰稳定,能够满足实际工程的应用要求。