一种DC/DC变换器中差分延迟线ADC的实现

文中介绍了一种无需外部时钟、可抵消部分工艺偏差的差分延迟线ADC,并对其建模。该ADC结构简单、控制信号在内部产生、转换速率快、功耗低,可应用在高频数字DC/DC控制芯片中。在0.13μmCMOS工艺下仿真表明,在采样电压0.7~1.5V范围内,该ADC输出没有明显偏移,线性度良好。