基于双核Nios II系统的数字预失真器设计

基于双核NiosII系统的数字预失真器设计

基于双核NiosII系统的数字预失真器设计曾德军，石栋元，李金政，夏威，何子述（电子科技大学电子工程学院，成都，611731）摘要：设计了一种基于双核NiosII系统的数字预失真器（DPD）。在FPGA中构建多查找表结构实现了基于记忆多项式模型的DPD；采用双核处理器完成并行RLS算法处理，保证了DPD模型参数提取过程的执行效率。实验结果验证该系统能够对功放的非线性进行较好补偿。关键词：FPGA数字预失真器（DPD）；功率放大器（PA）；片上可编程系统（SOPC）；双核NiosII；并行递归最小二乘（RLS）算法中图分类号：TN919.8文献标识码：AADigitalPredistorterBasedontheDual-coreNiosIISystemZENGDe-jun,SHIDong-yuan,LIJin-zhengXIAWei,HEZi-shu(SchoolofElectronicEngineering,UniversityofElectronicScienceandTechnologyofChina,Chengdu