基于MAXl01A的1GHz数字射频存储器的设计 上传者：hhhhjjhh 2020-10-27 21:04:00上传 PDF文件 135.25KB 热度 36次 本文以DRFM设计为核心,着重介绍了DRFM的数据采集前端的设计思路和方法。在超高速数据采集领域,数百兆乃至1 GHz的采样速度非但在国内,即就在国外也是电路设计的难点。使用基于SRAM的CPLD可以有效避开使用高速FIFO作为缓存器带来的高功耗、高开销的影响。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
