电源技术中的“芯”时代低功耗来迎接

引言 科技的发展总是让人应接不暇,在CMOS半导体工艺的不断迈进的脚步下,集成电路跨入了系统芯片(System on Chip,SoC)的设计时代,集成度和时钟频率都得到了极大的提高,这一情景,导致了芯片的功耗的急剧增加。集成电路的设计中,出了考虑面积和时序歪,功耗成为了设计师考虑的又一重要因素。因此,低功耗设计成为学术界和产业界新的关注焦点。低功耗技术概念的引入,给芯片的设计和实现提出了新的挑战。这些挑战包括电压域的划分、EDA工具之间数据的交换和管理等。 1 低功耗技术 数字CMOS电路的功耗主要有三个来源:开关功耗、短路功耗和泄漏功耗,分为动态功耗和静态功耗两大类,如式(1)