集成电路中的应用于高速串行收发器的CDR电路的设计

摘要:时钟数据恢复(CDR)电路是高速数据传输系统的重要组成部分。文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法,并进行了仿真和验证,结果表明,电路能够满足系统设计要求。 1 引言 随着数字系统及网络对计算量和通信速度的要求越来越高,传统的并行数据传输方式在速度上已经不能满足我们的需求,高速串行互连技术得到了越来越多的应用。 高速串行数据收发器的发送器负责将低速的并行数据转换为高速串行数据发到信道上,发送器利用本地锁相环电路(PLL)提供必要的时间参考。信道会对数据进行滤波和叠加噪声。接收器负责接收经信道传输来的高速串行信号,并利用时钟数据恢复(CDR