基于CPLD和ARM的异步LED显示屏控制系统设计

在控制电路中,数据总线将CPLD与ARM之间连接起来,S3C44B0X通过芯片2选通CPLD中的数据缓冲区,所以ARM输出数据的基地址为0x40000000。ARM首先将FLASH中保存的图像数据复制到SDRAM中,经过相关处理后,调用不同的动态显示效果程序将SDRAM中的图像数据循环写入CPLD缓冲区,CPLD生成相应的时序转换,串行输出至LED驱动电路。