一种嵌入式USB2.0主机控制器IP核的研究与设计

摘 要: 用硬件描述语言verilog HDL 设计实现了一种嵌入式USB2. 0 主机控制器IP 核, 简要介绍了嵌入式USB主机设计背景, 重点描述了USB 主机控制器IP 核的结构划分和各模块的设计分析, 最后给出了nc2verilog 功能仿真方案以及FPGA 验证方案。 通过nc2verilog 功能仿真及FPGA 验证表明, 此IP 核可以作为一个独立模块应用到嵌入式系统中。 1 引言 从通用串行总线(USB) 问世, 到协议规范2. 0版本, USB 在不断自我完善, 并走向成熟。 USB 的拓扑结构中居于核心地位的是主机(Host), 任何一次USB 的数据传输都必