基于FPGA的NAND Flash ECC校验

本文将ECC校验算法通过硬件编程语言VHDL在AheraQuanusII7.0开发环境下进行了后仿真测试,实现了NANDFlash的ECC校验功能。本程序可实现每256Byte数据生成3ByteECC校验数据,且通过与原始ECC数据对比,能够保证检测出1bit的错误及其出错位置,进一步结合对此错误的纠正,可应用于NANDFlash读写控制器的FPGA设计,实现对数据的ECC校验,确保数据准备有效地传输。经硬件实验结果反馈,该算法硬件适应性良好。