数据转换/信号处理中的如何利用相移时延改善DC/DC转换器性能

本文探讨了如何使用相移时延技术来对主/从(Master/Slave)配置的多个DC/DC降压稳压器进行同步。 引言 在大多数需要通过单一输入源调节多路输出电压的步降电源转换应用中,开关稳压器会在向FPGA、DSP和微处理器提供负载点(POL)电源时,施加高输入均方根(RMS)电流和噪声。为解决此问题,设计工程师通常会采用高输入滤波(但有附加成本),以减轻传导型电磁干扰(EMI)和/或辐射型电磁干扰,同时对较高的系统I2R功率损耗加以控制。 在使用音频放大器的系统中,设计工程师必须克服的另一个技术挑战是“拍频”,亦即电源的开关DC/DC转换器之间的频差。如果拍频在1