c语言:并行FLASH数据缓冲区的管理

并行FLASh数据缓冲区的管理 * 对于并行FLASh芯片的存取操作,内核能够通过直接对芯片的读写来实现,但是较慢的芯片响应速度会使用系统响应时间加长,吞吐率降低。因此,内核通过保持一个称为数据缓冲区高速缓冲的内部数据缓冲区池来试图减小对芯片的存取频率。高速缓冲含有最近被使用过的并行Flash的数据。 * 当从芯片中读数据的时候,内核试图先从高速缓冲中读。如果数据已经在该高速缓冲中,则内核可以不必从芯片中读取数据。如果数据不在该高速缓冲中,则内核从芯片上读数据,并将其缓冲起来。所使用的算法试图把尽可能多的好数据保存在高速缓冲中。