自己写的Verilog测试issi的sram，20ns内完成读写 上传者：jianyi2018 2019-01-02 23:51:31上传 其他文件 500kb 热度 59次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-02 23:51:33 可以参考，有用 码姐姐匿名网友 2019-01-02 23:51:33 正常的读写，一般思路 码姐姐匿名网友 2019-01-02 23:51:33 这是sdram的吧 不是sram 码姐姐匿名网友 2019-01-02 23:51:33 有一定的借鉴作用 remind_81084 2019-01-02 23:51:33 思路很好，没有直接拿来用，借鉴了一下，挺好！ 码姐姐匿名网友 2019-01-02 23:51:33 思路很好，没有直接拿思路很好，没有直接拿来用，借鉴了一下，挺好！来用，借鉴了一下，挺好！ qqencouraging3060 2025-01-02 23:59:10 这是sdram的吧 不是sram 发表评论
可以参考，有用
正常的读写，一般思路
这是sdram的吧 不是sram
有一定的借鉴作用
思路很好，没有直接拿来用，借鉴了一下，挺好！
思路很好，没有直接拿思路很好，没有直接拿来用，借鉴了一下，挺好！来用，借鉴了一下，挺好！
这是sdram的吧 不是sram