1. 首页
  2. 编程语言
  3. Java
  4. 基于MIMO技术的视频缓存器设计

基于MIMO技术的视频缓存器设计

上传者: 2020-09-14 08:00:19上传 PDF文件 161.55KB 热度 21次

基于MIMO技术的视频缓存器设计基于MIMO技术的视频缓存器设计随着高速处理器的不断发展,嵌入式系统应用的领域越来越广泛,高速大容量缓存器被广泛应用于音视频系统中,然而专用的高速大容量缓存芯片价格过于昂贵,传统SDRAM在带宽上已经逐渐无法满足应用要求,特别是对于多路数据多进多出时,两者都无法很好的满足要求,这里提出一种利用双沿随机动态存储器(DDRSDRAM)结合外加专用电路的设计方案。设计应用在基于DVB-C的EOAM调制器系统中,该系统的基本要求能够缓存集合多路视频TS流的千兆IP数据,并对IP数据进行多路高速分发;输入为2个千兆网口,输出至RF射频接口的数百个数据分发通道。在以往系统设计中,有人提出使用普通SDRAM芯片作为物理缓存单元,但是由于该类芯片工作速度限制,在基本位宽条件下,达不到上述系统的高带宽要求。若不提高芯片速度,单纯提高位宽,由于各位数据的延时不同,且SDRAM采用的3.3V电压的上升下降沿过渡较宽,将导致芯片数据采样的稳定时间窗变窄,数据传输可靠性下降;同时由于位宽增大,引脚变多,造成设计复杂度的直线上升。本文使用DDRSDRAM作为存储单元,在不改变系统时钟的情况下,利用时钟双沿传输数据,将同频率芯片的传输带宽在SDRAM基础上提高了一倍,很好地满足了高带宽缓存的需要。1DDR存储器简介DDR存储器即双数据率同步动态随机访问存储器,它和早期的单数据率同步动态随机访问存储器一样,内部存储单元采用电容充电来保存数据,因此必须不断地对电容充电以保持数据,这就是所谓的“刷新”。SDRAM的数据总线在每个时钟的上升沿存取数据,而DDRSDRAM则在每个时钟的上升沿和下降沿都存取数据,这样在数据总线宽度和时钟频率不变的条件下数据总线带宽得到了一倍的提升。2系统设计设计采用Xilinx公司的Sptan3a-dsp

用户评论