高频锁相环的可测性设计

本文将基于IEEE1149.1标准的边界扫描技术应用于模拟电路可测性设计中,对一款高频锁相环提出了测试方案,并给出了相应的测试电路。并对采用该方案进行测试的高速锁相环在增加测试电路前后电路的仿真结果进行了比较。结果表明,本文所提出的高频锁相环测试方案对锁相环本身的功能影响很小。