正交信号发生器.zip 上传者:qq_31656 2020-09-11 13:36:42上传 ZIP文件 9.16KB 热度 53次 verilog代码,用于FPGA上产生正交正弦信号,没有用到IP核,可方便移植,代码可以直接拿来使用,只需自己建立一个工程放置。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论