基于FPGA的多普勒测振计信号采集系统的设计方案

本文主要提出了一种基于FPGA的多普勒测振计信号采集与实时处理的信号采集系统的设计方案,采集系统采样精度为16 b,每路采样速率为50 KSPS,两路信号经过FPGA 处理后解调出多普勒频移信息,处理后的数据存储在双口RAM 中,通过RS 232接口快速传输至上位机或者数模转换成模拟信号输出。