使用NCVERILOG仿真mos数字电路 上传者：momoku 2020-08-30 02:59:01上传 PDF文件 298.51KB 热度 52次 在cadence中,使用mos管和电阻构建了数字电路,但是要对这电路进行功能仿真,仿真的激励也比较复杂,不能使用简单的信号源产生,这个时候,就会考虑使用verilog,编写testbench来进行仿真。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
