FPGA的开发流程和关键步骤的含义 上传者：yxw23590 2020-08-30 02:55:36上传 PDF文件 47.71KB 热度 38次 所谓综合:就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元的逻辑连接(网表),并根据目标和要求(约束条件)优化所生成的逻辑连接,生成EDF文件。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
